PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-172897

(43) Date of publication of application: 13.07.1993

(51)Int.CI.

G01R 31/28 H01L 21/66

(21)Application number: **03-342740**

(71)Applicant: HITACHI LTD

(22)Date of filing:

25.12.1991


(72)Inventor: MATSUBARA OSAMU

(54) SCAN CIRCUIT FOR DIGITAL LOGIC DEVICE

(57) Abstract:

PURPOSE: To suppress the increase of delay by preventing the increase of fan-out at the output terminal part of a flip-flop by taking out the test result signal of a fore-stage combination logic circuit from the output terminal different from a rearstage combination logic circuit outout terminal of the flip-flop.

CONSTITUTION: In the scan-out operation, the test result signal of a fore-stage combination logic circuit 11 is applied to the D terminal of an FF 21 and latched, and sent into a buss 7 through a tristate buffer 3. Further, in the scan-in operation, the test signal SID for a rear-stage combination logic circuit 12 is latched with the FF 21 through a NAND gate 41 and sent into a rear stage logic block 12. When the test result signal of the circuit 11 is sent into the buss 7, the tristate buffer 3 is connected with the Q terminal of the FF 21, and a signal line B is free from load. Further, since the test signal sent into the circuit 12 is inputted from the Set terminal and Reset terminal of the FF 21, a signal line A is free from load, and the need of a selecting circuit is obviated.



LEGAL STATUS

[Date of request for examination]

23.08.1996

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number]

2918730

[Date of registration]

23.04.1999

[Number of appeal against examiner's decision of

rejection]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出期公開各号

特開平5-172897

(43)公開日 平成5年(1993)7月13日

(51)Int.CL ⁵ G 0 1 R	31/28	識別記号	庁内監理番号	F I	技術表示箇所
HOIL		Z	8406—4M 8912—2G	G0 IR 31/28	G

審査請求 未請求 請求項の数3(全 14 頁)

(21)出顯登号	特顯平3-342740	(71)出頃人	000005108 株式会社日立製作所
(22)出駐日	平成3年(1991)12月25日	(%)\#B=#	東京部千代田区神田駿河台四丁目 6 替油 松 原 磁
		(72)完明有	在 原 移 神奈川県横浜市戸線区戸線町218番地株式 会社日立製作所戸線工場内
		(74)代理人	弁理士 高磁 明夫 (外1名)
		i	


(54)【発明の名称】 デジタル論理装置のスキャン回路

(57)【要約】

【目的】 論理回路装置内の信号線に触れることなく論 理プロックのテスト結果を取り出し、論理プロックにテスト信号を印削することのできるデジタル論理装置のスキャン回路を提供する。

【構成】 フリップフロップ回路がラッチする前段組合 せ論理回路のテスト結果信号を上記信号線とは別のフリップフロップ回路出力端子よりトライステートバッファ 回路等を用いて取り出すようにする。

【効果】 論理テスト回路が簡単化され、遅延時間が短縮される。



(2)

【特許請求の質囲】

【請求項1】 フリップフロップ回路により前段の組合 せ論理回路の出力信号をラッチし、上記フリップフロッ ブ回路の二つの出力幾子の一方より上記ラッチした信号 を後段の組合せ論理回路に供給し、テスト信号の論理値 を当該フリップフロップ回路の通倉動作に影響しない会 ての端子、例えばセットおよびリセット端子に印加して 上記フリップフロップ回路にラッチし、これを上記後段 の組合せ論理回路に供給するスキャンイン回路を設けた 組合せ論理回路に供給するデータが"17の場合に該当 する上記フリップフロップ回路のセット幾子に論理値を 印加するスキャンイン回路と、上記後段の組合せ論理回 踏に供給するデータが゜() " の場合に該当する上記フリ ップフロップ回路のリセット幾子に論理値を印削するス キャンイン回路を併設したことを特徴とするデジタル論 **塑装置のスキャン回路。**

1

【請求項2】 請求項1において、上記後段の組合せ論 **理回路に供給するデータが 1 の場合に該当する上記** フリップフロップ回路のセット幾子に論理値を印加する 20 にFF2の入力信号線Aには切替回路4を挿入し ま スキャンイン回路とリセット幾子は、 とくに限定されな い他のフリップフロップ回路と共通に論理値が印加され るジェネラルリセット回路を併設したことを特徴とする デジタル論理装置のスキャン回路。

【請求項3】 請求項1において、上記後段の組合せ論 **理回路に供給するデータが"()"の場合に該当する上記** フリップフロップ回路のリセット端子に論理値を印加す るスキャンイン回路とセット端子は、とくに限定されな い他のフリップフロップ回路と共通に論理値が印加され るジェネラルセット回路を併設したことを特徴とするデ 30 ジタル論理装置のスキャン回路。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はLSI等の高速デジタル 論理装置の論理テストに係り、とくに上記論理装置内の 組合せ論理回路にテスト信号を印加し、テスト結果を取 り出すとのできるスキャンイン/スキャンアウト回路に 関する。

[0002]

【従来の技術】

[従来技術] 一般にデジタルLS!の検査においては図 5に示すように、LS!が搭載するゲート数に比倒して 不良個所の検出率が低下し、同時に診断データの作成を 含む検査工数が増加する傾向があった。大規模論理しS 「の多くはクロック信号を用いた逐次動作型に構成さ れ、内部の組合せ論理回路間にフリップフロップ回路 (以下FFと略称する)を設けデジタル信号を適宜ラッ チするようにしていた。

【0003】図6は上記逐次動作型の大規模論理しSi の論理テストを行うスキャン法を説明する図である。斜 50 を印加することのできるデジタル論理装置のスキャン回

銀で示すテスト対象の組合せ論理回路には入力部のF F、出力部のFF等が付加され、また入出力端子等が付 随する。入力部FFにはスキャンイン回路により外部か ちのテストパターンが設定され、出力部FFが格納する テスト結果はスキャンアウト回路により読みだされて外 部に出力される。

【①①04】図?は、企画センタ社発行の渡辺 一誠著 「超しS!設計」に記載された上記スキャン法を説明す る回路機成図である。前段組合せ論理回路のテスト結果 デジタル論理鉄圏のスキャン回路において、上記後段の 10 を観察したい場合には、テスト結果をFF2にラッチレ て倒えばトライステートバッファ3を介して読みだして LSI内部のバス7に戻すようにし、また、後段組合せ 論理回路 1 2 にテストデータを設定する場合にはFF2 の入力信号線Aに切替回路4を設け、切替回路4を介し て後段組合せ論理回路12のテスト信号をFF2にラッ チするようにしていた。

[0005]

【発明が解決しようとする課題】上記従来技術では、各 組合せ論理回路のテストを行うために図7に示したよう た。出力信号線Bにはトライステートバッファ3を接続 する必要があった。上記AとBは論理装置内の通常の信 号線であるため、これらの信号線上にテストのための上 記回路を付加すると信号の電播遅延が増加するという間 題があった。

【①①06】遅延時間T。は配線容量を含む負荷容量C 」に比例して式(1)のように増加する。

 $T_{\bullet a} = T_{a \bullet a} + \alpha C_{L}$ (1)

ただし、Toosは無負荷遅延時間。aは比例係数であ る。第1の課題はFFに値を設定するために新規に挿入 した切替回路4の遅延時間が上記 T.a に追加されること

【りりり7】第2の課題はFFの値を読みだすために挿 入したトライステートバッファ3の負荷容量が上記C。 に追加され遅延時間下。。が増加することである。通常、 大規模論理回路装置の設計は複数人の設計チーが論理設 計、テスト設計、その他を分担して進められる。このよ うな場合、テスト設計者は論理設計者が始めに設計した 回路を検討して付加すべきテスト回路を論理設計者に連 40 絡し、これに応じて論理設計者は上記テスト回路の付加 によって生じる伝播遅延の影響を考慮して論理回路を再 検討するようにしていた。このため、設計工数が増加す るのみならず、遅延過大で仕様を満たせない場合が発生 したりしていた。

【0008】原理的にこのような設計工数増加、遅延過 大等の問題は、信号線にテスト用の回路が接続されるた めに発生する。本発明の目的は、論理回路装置内の信号 線に触れることなく、論理プロックのテスト結果信号を 取り出すことができ、また、論理プロックにテスト信号 路を提供することにある。

[00001

【課題を解決するための手段】上記課題を解決するため に、上記フリップフロップ回路がラッチする前段組合せ 論理回路のテスト結果信号を上記信号線Bとは別のフリ ップフロップ回路出力端子よりトライステートバッファ 回路等を用いて取り出すようにする。

3

【①①10】さらに、テスト信号の論理値を上記フリッ プフロップ回路のセットおよびリセット幾子に印加して 信号線A内の切替回路4を省略するようにする。

【①011】また、上記前段組合せ論理回路のテスト結 果信号を上記信号級Bとは別のフリップフロップ回路出 力端子よりトライステートバッファ回路等を介して上記 デジタル論理鉄圏内のデジタル信号バスに出力し、さら に、上記デジタル信号バスにより送信されるテスト信号 の論理値を上記フリップフロップ回路のセットおよびリ セット端子に印加して上記フリップフロップ回路にラッ チし、上記後段の組合せ論理回路に供給するようにす **5.**

[0012]

【作用】以上のように構成した本発明のデジタル論理装 置のスキャン回路は、上記前段組合せ論理回路のテスト 結果信号を上記信号線Bとは別のフリップフロップ回路 出力端子より取り出すので、取り出し部の配線容量およ びゲート入力容量が上記信号線B部につかず、これによ り上記信号根B部における信号の遅延増加を防止する。 さらに、テスト信号を上記フリップフロップに印触する 上記切替回路を省略するので上記信号線A部における信 号の遅延増加を防止する。

[0013]

【実施例】図」は本発明によるデジタル論値装置のスキ ャン回路の一側を示す回路図である。なお、以下の説明 においては例えば論理値Qの反転を~Qのように表記す ることにする。スキャンアウト動作では前段組合せ論理 回路11のテスト結果信号がFF21のD端子に印加さ れてクロック信号CLKによりラッチされ、トライステ ートバッファ3を介してバス7に送りだされる。またス キャンイン動作では、後段組合せ論理回路用のテスト信 チされ後段論理プロック12に送りだされる。FF21 と前段及び残段の組合せ論理回路11および12間を結 ぶ線AとBが信号線である。

【0014】図1では前段組合せ論理回路11のテスト 結果信号をバスプに送り出す場合、トライステートバッ ファ3はFF21の~Q端子に接続されるので信号線B の負荷にはならない。また、後段組合せ論理回路 12 に 送るテスト信号はFF21の~Set及び~Reset 端子より入力されるので、信号線Aの負荷にはならず、 かつ、図7の切替回路4も不要となり、遅延時間が増加、50、ット(GRST)しておく必要がある。

しない。したがって、信号第AとBはテスト回路の影響 を全く受けないのである。

【①①15】図2は上記第1図の回路の動作を説明する タイミングチャートである。 スキャンイン/スキャンア ウト切替信号CTLおよびFFの識別信号SARが共に ハイの時に、タイミング信号SITのハイ(High) により後段組合せ論理回路 12のテスト信号(FF21 の書込みデータ)SIDがFF21に設定される。

【0016】本実施例においては、FF21のSetお 上記フリップフロップ回路にラッチするようにして上記 10 よびResetはネガ信号~Setおよび~Reset であるため上記3つの信号の論理論をとるのにナンド4 1. 42を用いているが、これらは本発明の趣旨を透脱 しないかぎりとくに限定されない。いま、SiAがハイ のときには、上記3つの信号の論理標が成立し、ナンド 4.1はロー(Low)を出力するので、FF2.1の反転 セット端子~Setが有効となり、FF21のQ出力は ハイに限定される。すなわち後段組合せ論理回路にたい してハイが設定される。

> 【0017】ナンド42にはS:Dの代わりにナンド4 20 1の出力が入力されている。S : Dがローのときには、 ナンド41の論理論は成立せずハイを出力するので、F F21はリセットされないかわりにナンド42の論理論 が成立しロー(Low)を出力するので、FF21の反 転りセット幾子~Resetが有効となり、FF21の Q出力はローに限定される。ずなわち後段組合せ論理回 路に対してローが設定される。

> 【① 018】以上のように本実施例では、SiAがハイ ならFFがセットされることによって後段組合せ論理回 路に対してはハイが設定され、SIDがローならばFF 30 がリセットされることによって後段組合せ論理回路に対 してローが設定される。前段組合せ論理回路11のテス ト結果信号をFF21にラッチする場合には、グロック 信号CLKを印加する。

【0019】スキャンアウト動作ではFF識別切替信号 SARをハイにするとナンド43の出力はローになり、 これにより トライステートバッファ 3 はイネーブルさ れ、FF21の反転出力~Qが位相反転されてバス7に 送出される。図3は通常論理として後段組合せ論理回路 にFFの反転出力を供給する場合であり、後段組合せ論 号SiDがNANDゲート41を介してFF21にラッ 40 理回路12に書き込みデータSiDを反転して印触する 回路図である。後段組合せ論理回路 12にはFF21の ~Q出力が印刷され、バス?には非反転のトライステー トバッファ31を介してQ出力が送りだされる。

> 【0020】図8は本発明によるディジタル論理鉄置の 他のスキャン回路の実施側回路図である。本実能例にお いては、SIDはFF21のセット端子のみに作用し、 実効的にFF21に"1"を含き込めない点が基本的に 図1の場合と異なっている。「0」を書き込むためには 前手順として予め他のFF22と共通にジェネラルリセ

【①021】図9は通常論理として後段組合せ論理回路 にFF反転出力を供給する本発明の実施例回路図、図1 ①は図8、9の動作を説明するタイミングチャートであ る。スキャンインに先立って全てのFFを 0 でする ためにジェネラルリセット (GRST) を印加する。次 きのスキャンインではSiD(A)のようにローを設定 したい時には前述したCTL、SAR、S:Tとの論理 論は成立せずナンド41の出力はハイのままであり、F F21はセットされない。すなわち、FF21はジェネ ラルリセット (GRST) によるロー状態を保持する。 SiD(B)のようにハイを設定したいときには、前述 したCTL、SAR、SiTとの論理績は成立しナンド 41の出力はローとなり、FF21はリセットされ、ハ イが設定される。

【0022】以上述べたように、本実銘例ではSiDが ローならスキャンインに先立ってジェネラルリセット (GRST) によるリセット状態を保持することで、後 段組合せ論理回路に対しローが設定され、SIDがハイ ならばFFがセットされることによって、後段組合せ論 **翅回路に対してハイが設定される。前段組合せ論理回路 20 る。3入力ナンド1~6を用い、出力は反転バッファ** の出力値ラッチとスキャンアウト動作は図1、図3の動 作と同一である。

【0023】図11は本発明によるディジタル論理装置 の他のスキャン回路突旋側回路図である。本実能例にお いては、SIDはFF21のリセット端子のみに作用 し、実効的にFF21に"()"を書き込むことしかでき ない回路となっている点が基本的に図1の実施例と異な っている。 1 ** を書き込むためには前手順として予め 他のFF22と共通にジェネラルセット (GST) して おく必要がある。

【①①24】図12は通常論理として後段組合せ回路に FF反転出力を供給する本発明の他の実施例回路図、図 13は図11.12の動作を説明するタイミングチャー トである。スキャンインに先立って全てのFFを"1" にするためジェネラルセット (GST) を印加する。次 ぎのスキャンインではSiD(A)のようにローを設定 したいときには前記CTL、SAR、S:Tとの論理論 が成立しナンド41の出力はローとなり、FF21はリ セットされ、ローが設定される。SiD(B)のように ハイを設定したいときには、前述したCTL、SAR、 SiTとの論理積は成立しナンド41の出力はハイのま まであり、FF21はリセットされない。すなわち、F F21はジェネラルセット (GST) によるハイ状態を 保持する。

【0025】以上述べたように、本実能例ではSiDが ローならFFがりせっとされることによって後段組合せ 論壇回路に対しローが設定され、Si Dがハイならばス キャンインに先立ってジェネラルセット (GST)によ るセット状態を保持することで、後段組合せ論理回路に 対してハイが設定される。前段組合せ論理回路の出力値 50 例の回路図である。

ラッチとスキャンアウト動作は図1. 図3の動作と同一

5

【0026】図12を図10、13等と比較すると、ス キャンインに先立ってジェネラルリセット(GRS) 丁) ジェネラルセット (GST) のタイムスロットが 必要になる。ただし、図8、9のジェネラルリセット (GRST)と図11、12のジェネラルセット(GS 丁)を駆動するインバータ5の出力は他の全てのFFを 共通にすることができ、ジェネラルリセット (GRS 16 丁) やジェネラルセット (GST) はディジタル論理装 置全体について1タイムスロットであればよい。

【0027】また、図1や図3のスキャン回路では、デ ィジタル装置内のFF数に比例比例してナンド41とナ ンド42が増加するのにたいして、図8、9、11、1 2等におけるスキャン回路ではナンド41のみが用いら れるので、スキャン回路の回路規模が半分で済むことに なる。このことはFF総数が非常に多いディジタル論理 回路においてはとくに有利になる。

【1) 028】図4は上記FF21の内部回路の一例であ 7. 8を介して取り出されるため、出力Qおよび~Qに 接続される負荷容量は相互に影響を及ばさない。本発明 に用いるFFとしては、例えばクロックドインバータを 用いたものやトランスファゲートを用いるものであって もよく、また。反転パッファ7、8等はFFの外付けと してもよい。

【①029】本発明は上記の各案施例に限定されず、本 発明の趣旨の範囲内で変更可能であることはいうまでも ない。例えば上記通常動作に影響を与えない端子とし 30 て、上記セット端子、リセット端子の他に、プリセット 蝎子、クリア端子等を用いる個とができる。 さらにロー 下機能付きのフリップフロップであればロード端子で台 ってもよい。

[0030]

【発明の効果】本発明によれば、フリップフロップによ りデータをラッチして前段と後段の組合せ論題回路間を 中継するデジタル論理回路において、上記前段組合せ論 運回路のテスト結果信号を上記フリップフロップの上記 後段組合せ論理回路用出力端子とは別の出力端子より取 40 り出すようにするので、上記フリップフロップの上記デ - タ出力過子部におけるファンアウト増加を防止して遅 延増加を抑止することができる。さらに、上記後段組合 せ論理回路用のテスト信号を上記フリップフロップのS et. Resetより入力するので上記フリップフロッ プのデータ入力部における切替回路を省略でき、これに より上記データ入力部における信号の遅延増加を防止す ることができる。

【図面の簡単な説明】

【図1】本発明による論値回路装置のスキャン回路真施

(5)

特闘平5-172897

- 【図2】図1のタイミングチャートである。
- 【図3】本発明による論値回路装置の他のスキャン回路 真協例の回路図である。
- 【図4】フリップフロッップ回路図である。
- 【図5】論選チストの検出率と工数の傾向を示す図であ
- 【図6】従来のスキャンイン/スキャンアウト回路の概 念図である。
- 【図7】従来のスキャンイン/スキャンアウト回路のブ ロック図である。
- 【図8】本発明による論値回路装置の他のスキャン回路 真範例の回路図である。
- 【図9】本発明による論値回路装置の他のスキャン回路 莫能例の回路図である。
- 【図10】図8および図9のタイミングチャートであ **5.**
- 【図11】本発明による論値回路装置の他のスキャン回※

* 路夷能例の回路図である。


- 【図12】本発明による論値回路装置の他のスキャン回 路実施例の回路図である。
- 【図13】図11および図12のタイミングチャートで ある.

【符号の説明】

- 2 フリップフロップ
- 反転トライステートバッファ
- 切替回路
- インバータ 5 10
 - 7 バス
 - 11 前段組合せ論理回路
 - 12 後股組合せ論選
 - 21.22 ブリップフロップ
 - 28 インバータ
 - 31 非反転トライステートバッファ
 - 41~43 ナンド

【201】

X




3…トライステートバッファ、5…インバーター、7…パス、21…フリ ップフロップ(FF)、41、42…NAND、CTL…スキャンイン/アウト 切替信号、SAR…FFの機別信号、SID…FF巻込みデータ、SoD… FF書出しデータ、SiT…タイミング信号、CLK…クロック信号。

(5)


特関平5-172897

[図2]

図 2




[24]




(7) 特闘平5-172897

[四3]

3






特闘平5-172897


[図6]

(8)


図 6




[図7]



(9) 特別平5-172897 (図8)







(11)

特闘平5-172897

[図10]




(12) 特闘平5-172897 【図11】 図 11



(13) 特別平5-172897 【図12】


図 12



(14)

特闘平5-172897

[2013]



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

□ OTHER: _____

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.